KEA 한국전자정보통신산업진흥회

본 논문은 메모리 내 연산(Processing-in-Memory, PIM) 기술을 위한 새로운 스파이크 생성기를 제안한다.
오늘날 대부분의 전자 시스템은 폰 노이만(von Neumann) 아키텍처를 사용한다. 그러나 폰 노이만 아키텍처는 메모리와 프로세서가 분리되어 있어, 이로 인해 메모리와 프로세서 간 데이터 전송 지연 문제가 발생한다. 이러한 한계를 극복하기 위해, 본 연구에서는 메모리와 프로세서를 결합한 스파이킹 신경망(Spiking Neural Network, SNN)을 활용한다.
SNN은 전압 기반, 전류 기반, 시간 기반 아키텍처로 분류될 수 있으며, 각각 장단점이 존재한다. 하지만 시간 기반 SNN은 타이밍 문제에 취약하다. 이를 해결하기 위해 본 논문에서는 PWM 기반 SNN을 제안한다. PWM 기반 SNN은 펄스 폭(Pulse Width) 기반 로직을 활용하여 시간 민감성 문제를 극복한다.

차세대 센서 시스템의 집적회로(IC) 개발은 저전력·저잡음 특성이 필수적이며, 이를 달성하기 위해 계측 증폭기의 구조적 개선이 요구되고 있음. 본인은 이러한 요구에 대응하기 위해 새로운 디지털 기반 리플 저감 기법을 연구·구현하였음. 기존 초퍼 안정화 기법은 저주파 1/f 노이즈 억제에는 효과적이었으나, 리플 발생으로 인해 출력 신호 품질이 저하되는 문제가 존재하였음.
연구 과정에서 단순히 기존 구조의 개선에 그치지 않고, 직렬 저항을 활용한 정밀 옵셋 보정 방식을 디지털 SAR 로직과 결합하여 새로운 설계 아이디어를 도출하였음. 이를 통해 아날로그 루프 대비 회로 복잡도와 전력 소모를 줄이면서도 리플 억제 성능을 크게 향상시킬 수 있었음. 해당 기법은 시뮬레이션 단계에서 기존 대비 수십 배 향상된 리플 저감 효과를 확인하였고, 칩 제작 및 측정 과정을 통해 실제 동작 가능성을 입증함.
본인은 이번 프로젝트에서 회로 설계–칩 제작–PCB 제작–실측 검증까지 전 과정을 직접 수행하며, 단순한 아이디어 제안에 그치지 않고 시스템 레벨에서 실제 동작을 검증할 수 있는 경험을 축적하였음. 특히 EDA 환경에서의 설계 자동화 활용, 공정 기반 PDK 적용, 측정 장비를 통한 실험 데이터 해석 등 실무적 기술 역량을 강화할 수 있었음. 이러한 경험은 향후 초저전력 센서 회로 및 혼성신호 IC 설계 연구를 수행하는 데 중요한 기반이 될 것임.

차세대 첨단 센서 시스템은 첨단 산업에 필수적이며 수요가 급격하게 증가하고 있음. 차세대 센서 시스템의 성능은 시스템의 주요 구성요소인 계측 증폭기의 성능이 매우 중요함. 따라서 차세대 센서 시스템 향 초저잡음 계측 증폭기 연구를 ㈜ 관악아날로그의 현장실습을 통해 진행하였음.
초저잡음 계측 증폭기 설계를 위해 Chopping을 사용하는 구조인 CCIA(Capacitively-coupled Chopper Instrumentation Amplifier) 구조를 선택했으며 CCIA에서 발생하는 문제점인 Chopping Ripple을 억제시키기 위한 새로운 아이디어를 구상하였음. 새로운 아이디어는 디지털 피드백을 이용한 구조로, 아날로그 피드백 방식보다 전력 소모 및 면적을 줄일 수 있음. 해당 아이디어가 Chopping Ripple을 2mV의 리플을 8uV 수준으로 감소시킬 수 있다는 것을 시뮬레이션을 통해 검증함. 현장실습에서 EDA(Electronic Design Automation) 툴, 라이센스 PDK(Processs Design Kits)를 지원받아 연구를 진행할 수 있었으며, 해당 현장실습에서의 검증 성공 경험은 해당 아이디어를 발전시키기 위한 기반이 되었음.

[현장실습]
ㅇ Chopping 기반 계측 증폭기의 다양한 구조를 조사한 결과,
　 CCIA(Capacitively-Coupled Chopper Instrumentation Amplifier) 구조가 목표 성능에 적합하다고 판단함.
ㅇ 아날로그 피드백 방식과 디지털 피드백 방식의 리플 감소 기법을 비교·분석함.
ㅇ 전력 소모와 회로 복잡도를 줄일 수 있는 새로운 디지털 피드백 기반 리플 저감 기법을 제안함.
ㅇ 이상적 모델을 기반으로 제안 아이디어를 구현하고, 시뮬레이션을 통해 리플 감소 효과를 검증함.
- 기간 2024.08.01~2024.08.30


[교육수료]
ㅇ PCB 기초 이론을 배우고 Project 환경을 설정하는 법을 익힘
ㅇ 회로도, 심볼, 풋프린트를 직접 작성하고 계층 구조 회로도를 완성하는 실습을 함
ㅇ PCB Editor 환경을 설정하고 Stack-Up 구성, Routing 및 제약 조건 설정 방법을 배움
ㅇ Gerber/Drill Data 생성과 4Layer PCB 설계를 실습하며 다층 PCB 제작 과정을 이해함
- 기간 2025.02.11~2025.02.3

저는 고정밀 계측 증폭기와 저전력 센서 리드아웃 IC 설계에 깊은 관심을 가지고 있습니다. 연구 과정에서 아날로그 프론트엔드 회로의 성능이 센서 시스템 전체의 정확도를 좌우한다는 점을 체감하였고, 이를 개선하기 위한 다양한 시도를 진행해왔습니다. 특히 자율주행 및 ADAS와 같은 자동차 센서 시스템에서는 극한의 환경에서도 안정적인 동작이 요구되기 때문에, 저전력·저잡음 회로 설계의 중요성을 더욱 실감할 수 있었습니다.
이러한 경험은 단순히 회로 설계 능력뿐만 아니라, 문제 정의부터 해결책 제안, 그리고 실험적 검증까지 이어지는 연구 전 과정에 대한 이해와 실행력을 키우는 계기가 되었습니다. 앞으로도 이러한 역량을 바탕으로, 자동차를 포함한 차세대 센서 시스템의 신뢰성과 성능을 높이는 데 기여하고 싶습니다.

[주요논문 연구분야]
본인의 주요 논문 연구분야는 저전력·고정밀 센서 리드아웃 회로 및 계측 증폭기 설계입니다. 센서 신호는 잡음과 왜곡에 취약하기 때문에, 이를 안정적으로 증폭·처리하는 아날로그 프론트엔드 회로의 성능이 시스템 전체의 정확도와 신뢰성을 결정합니다. 특히 자율주행 차량이나 ADAS 환경에서는 다양한 센서로부터 발생하는 미세 신호를 낮은 전력 소모와 높은 정확도로 처리해야 하므로, 고신뢰성 계측 증폭기 설계가 필수적입니다.
본인은 연구 과정에서 초퍼 안정화(Chopper Stabilization) 구조에서 발생하는 리플 문제를 해결하기 위한 새로운 디지털 피드백 기법을 고안하고, Cadence Virtuoso, Synopsys HSPICE, Siemens Calibre 등 EDA 툴을 활용하여 시뮬레이션 및 레이아웃 검증을 수행하였습니다. 이를 통해 기존 방식 대비 잡음 억제와 전력 효율을 개선할 수 있는 가능성을 제시하였으며, 해당 연구 경험은 자동차 센서 리드아웃 IC를 포함한 차세대 센서 시스템 개발에 직접적으로 활용될 수 있습니다.


[프로젝트 수행경험]
저는 고정밀 계측 증폭기 및 저전력 센서 리드아웃 IC 설계를 주제로 연구 프로젝트를 수행하였습니다. 프로젝트의 목표는 차세대 센서 시스템에서 중요한 과제로 꼽히는 저잡음·저전력 특성을 동시에 확보하는 것이었으며, 특히 초퍼 안정화(CCIA) 구조에서 발생하는 리플 문제를 해결하는 데 중점을 두었습니다.
연구 과정에서 가장 핵심적으로 진행한 부분은 회로 설계 및 시뮬레이션 단계였습니다. Cadence Virtuoso 환경에서 계측 증폭기(CCIA) 구조를 기반으로 리플 저감을 위한 새로운 디지털 피드백 회로를 설계하였으며, 소규모 직렬 저항과 SAR 로직을 결합하여 정밀 옵셋 보정이 가능하도록 구조를 구현했습니다. 이후 Synopsys HSPICE를 이용하여 PVT(공정·전압·온도) 조건 변화에 따른 동작 특성을 분석하였고, 노이즈 해석 및 주파수 응답 분석을 통해 회로가 저주파 잡음 억제와 저전력 특성을 동시에 만족할 수 있음을 확인했습니다. 또한 몬테카를로 시뮬레이션을 통해 공정 편차에 따른 회로 안정성과 오프셋 보정 능력을 검증하였으며, 기존 구조 대비 리플 저감 성능이 크게 향상됨을 시뮬레이션 결과로 확인했습니다.
이후 레이아웃 단계에서는 Siemens Calibre를 사용하여 DRC, LVS, xRC를 수행하면서 실제 칩 제작이 가능한 수준으로 설계를 마무리하였습니다. 더불어, Mentor PADS와 Cadence OrCAD 툴을 활용해 PCB 보드를 설계하여 제작된 칩의 평가 환경을 준비하였습니다.
이 프로젝트를 통해 본인은 단순히 회로 아이디어 제안에 머무르지 않고, 아이디어 발굴 → 회로 설계 및 시뮬레이션 → 레이아웃 → 보드 설계에 이르는 전체 설계 플로우를 경험할 수 있었습니다. 특히 다양한 EDA 툴을 활용한 시뮬레이션 및 검증 과정을 통해, 저전력·고정밀 아날로그 회로의 성능을 체계적으로 분석하고 설계할 수 있는 역량을 쌓을 수 있었습니다.